Tuesday, November 11, 2014

[오늘의 반도체 용어] What is HDL

지난 RTL 설명하던 중 VHDL과 VerilogHDL에 대하여 간단히 언급하였는데 이번에는 이 두가지 언어에 대하여 자세히 알아보도록 하자.


HDL : Hardware Description Language로 전자회로를 정밀하게 기술하는 데 사용하는 언어이다. 회로의 원하는 동작 또는 구조를 기술하며 시뮬레이션을 통해 검증까지 할 수 있다. 일반적으로 C언어 같은 경우에는 작성한 후 컴파일러를 통해 컴퓨터 언어인 binary로 변환되지만 HDL의 경우는 합성기(Synthesizer)을 통해 합성(Synthesis)를 하여 Gate-Level로 코드를 변환하게 된다. 대표적인 HDL로는 VHDL과 VerilogHDL이 있다.

VHDL : Very-High-Speed Integrated Circuit HDL 는 1980년대에 미국 국방부가 VHSIC 프로젝트를 시작하고 사용된 하드웨어 기술 언어이다. 따라서 VHDL은 주로 군사용으로 많이 사용되었으나 최근에는 디지털 회로 전반에 걸쳐 널리 이용되고 있다.

Verilog : Verilog는 1983년 Gateway Design Automation社에서 개발되었다. VHDL과 함께 발전하여 1995년 IEEE 1364-1995가 표준으로 채택되었고 기존 표준을 확장시켜 IEEE 1364-2001가 만들어졌다. 회로의 설계, 검증, 구현 등의 용도로 사용되며 C언어와 비슷한 문법을 가져 사용자들이 쉽게 접근할 수 있도록 만들어 졌다. 이외에도 검증 부분이 더 강화되어 확장된 SystemVerilog라고 하여 Verilog-2005가 있지만 아직 많은 합성툴들이 지원하고 있지는 않다.

현 상황은 산업에서 아무래도 C언어와 비슷한 verilogHDL을 많이 사용하는 추세라고 보면 되겠다. 따라서 본인이 디지털하드웨어에 관심이 있다고 알아보다가 VHDL과 VerilogHDL 중 어떤 것을 공부해야하나 고민하고 있다면 필자는 VerilogHDL을 추천한다.

No comments :

Post a Comment